电子信息工程学院SoC射频基带信号转换及加速卡模块（BUAAJJ20250132）延期公告
发布时间：2025-08-18
点击次数：
发布人：
延期信息
| 延期理由： |
由于该项目报价供应商数量不满足要求，本项目延期至2025-08-20 01:00
|
| 项目名称 |
SoC射频基带信号转换及加速卡模块 |
项目编号 |
BUAAJJ20250132 |
| 公示开始日期 |
2025-08-18 00:01:02 |
公示截止日期 |
2025-08-20 01:00:00 |
| 采购单位 |
北京航空航天大学 |
付款方式 |
|
| 联系人 |
中标后在我参与的项目中查看
|
联系电话 |
中标后在我参与的项目中查看
|
| 交货时间 |
签约后2月内 |
| 预算 |
￥ 360,000
|
| 供应商资质要求 |
符合《政府采购法》第二十二条规定的供应商基本条件
|
| 收货地址 |
北京北航新主楼F713 |
采购清单1
| 采购物品 |
采购数量 |
计量单位 |
所属分类 |
| RFSoC XCZU47DR定制板卡 |
2 |
台 |
|
| 品牌 |
无 |
| 规格型号 |
无 |
| 预算 |
￥ 60,000
|
| 技术参数 |
1) 1 路千兆以太网口，使用 DP83867ISR 芯片实现；
2) QSPI FLASH 颗粒 2 片，型号为 MT25QU512ABB1EW9-0SIT（核心板）；
3) 1 路 USB3.0 接口，使用 USB3320C 加一组 PS_MGTR 高速 LANE 实现；
4) 1 路 MicroSD 接口，使用 1.8V 的 MIO 加 MAX13035EET 桥片实现；
5) 1 路 UART 接口，使用 FT2232HQ 的桥片实现 JTAG 和 UART 集成使用；
6) 2 路 QSFP28 光口，使用一组 GTY 的高速 LANE 实现；
7) 1 路时钟输出接口，连接器形式采用 MCX；
8) 1 路参考时钟输入接口（CLKIN0），连接器形式采用 MCX;
9) GPIO 为 PL 的 10 根，PS 的 10 根(1.8V 电平），接口形式采用 J30J 连
接器，加 TVS 防护设计；
10) 8 路 TX 通道和 8 路 RX 通道，使用巴伦 TCM2-63WX+，接口采用
ZWGJ8SCHEM；
11) 板卡尺寸：180mmX160mm（暂定）。 |
| 售后服务 |
负责完成 PCB 设计，BOM 采购，制板，焊接。最终交付焊接好的板卡 2 块，含散热结构件。交付周期 6 周，可商议。; |
采购清单2
| 采购物品 |
采购数量 |
计量单位 |
所属分类 |
| Xilinx Versal ve2302定制板卡 |
2 |
台 |
|
| 品牌 |
无 |
| 规格型号 |
无 |
| 预算 |
￥ 120,000
|
| 技术参数 |
1）1 路千兆以太网口，使用 DP83867ISR 芯片实现；
2） QSPI FLASH 颗粒 2 片，型号为 MT25QU512ABB1EW9-0SIT（核心板）；
3） 1 路 MicroSD 接口，使用 1.8V 的 MIO 加 MAX13035EET 桥片实现；
4） 1 路 UART 接口，使用 FT2232HQ 的桥片实现 JTAG 和 UART 集成使用；
5） 2 路 QSFP28 光口，使用一组 GTY 的高速 LANE 实现；
6） 1 触发输出接口，连接器形式采用 MCX；
7） 1 路出发输入接口，连接器形式采用 MCX；
8） GPIO 为 PL 的 10 根，PS 的 10 根(1.8V 电平），接口形式采用 J30J 连
接器，加 TVS 防护设计；
9） 板卡尺寸：160mmX140mm（暂定）。 |
| 售后服务 |
负责完成 PCB 设计，BOM 采购，制板，焊接。最终交付焊接好的板卡 2 块，含散热结构件。交付周期 6 周，可协商。; |
北京航空航天大学
2025-08-18 00:01:02
